II dio Mikroprocesor
2.12. Preklapanje instrukcija

2.12.1. Preklapanje instrukcija

2.12.1.6. Raspareno superskalarno izvršavanje

Procesori koji omogućuju raspareno superskalarno izvršavanje (eng. decoupled superscalar processors) su zasnovani na kombinaciji superskalarne arhitekture i arhitekture rasparenog (razdvojenog) izvršavanja (slika 19.f). Instrukcije se učitavaju (koraci F, D, A, R) na sličan način kao i kod superskalarnih procesora, međutim pri izvršavanju (korak E) se tolerišu kašnjenje i različita dužina izvršavanja. Praktično, instrukcije se učitavaju istovremeno dok se izvršavaju razdvojeno svaka za sebe. Ovakav način izvršavanja je nastao radi povećanja efikasnosti izvršavanja instrukcija.

Preklapanje instrukcija - Superskalarno izvršavanje    <    Index    >    Preklapanje instrukcija - Obrada uslovnog grananja